PEF2256 データシートの表示（PDF） - Infineon Technologies
部品番号
コンポーネント説明
一致するリスト
PEF2256
Infineon Technologies
PEF2256 Datasheet PDF : 518 Pages
| |||
FALC®56
PEF 2256 H/E
Table of Contents
Page
5.5.2
5.5.2.1
5.5.3
5.6
5.6.1
5.6.2
5.6.3
5.6.4
5.6.5
5.6.6
5.6.7
5.7
Transmit System Interface (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
Transmit Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
Time Slot Assigner (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
Test Functions (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
Pseudo-Random Binary Sequence Generation and Monitor . . . . . . . . 188
Remote Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
Payload Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
Local Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
Single Channel Loop-Back (loop-back of time slots) . . . . . . . . . . . . . . 192
Alarm Simulation (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
Single Bit Defect Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
J1-Feature Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
6
Operational Description E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
6.1
Operational Overview E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
6.2
Device Reset E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
6.3
Device Initialization in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
6.4
Digital Clock Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
6.5
Output Signal Tristate Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
7
Operational Description T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
7.1
Operational Overview T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
7.2
Device Reset T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
7.3
Device Initialization in T1/J1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
7.4
Digital Clock Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
7.5
Output Signal Tristate Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
8
8.1
8.1.1
8.1.2
8.1.3
8.1.4
8.1.5
8.1.6
8.2
8.3
8.3.1
8.3.2
8.3.3
8.3.4
8.3.5
8.3.6
8.3.7
Signaling Controller Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . 211
HDLC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
Non-Auto Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
Transparent Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Transparent Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
SS7 Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Receive Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Transmit Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Extended Transparent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Signaling Controller Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
Transparent Transmission and Reception . . . . . . . . . . . . . . . . . . . . . . 215
CRC on/off Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
Receive Address Pushed to RFIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
HDLC Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
HDLC Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
Sa-bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
Bit Oriented Message Mode (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . 219
User’s Manual
7
Hardware Description
DS1.1, 2003-10-23
Share Link: