PEF2256 データシートの表示（PDF） - Infineon Technologies
部品番号
コンポーネント説明
一致するリスト
PEF2256
Infineon Technologies
PEF2256 Datasheet PDF : 518 Pages
| |||
FALC®56
PEF 2256 H/E
Table of Contents
Page
4.4.7.1
4.4.7.2
4.4.7.3
4.4.7.4
4.4.7.5
4.5
4.5.1
4.5.1.1
4.5.2
4.5.2.1
4.5.3
4.6
4.6.1
4.6.2
4.6.3
4.6.4
4.6.5
4.6.6
4.6.7
HDLC or LAPD access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Sa-Bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Channel Associated Signaling CAS (E1, serial mode) . . . . . . . . . . 104
Channel Associated Signaling CAS (E1, µP access mode) . . . . . . 104
System Interface in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Receive System Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Receive Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Transmit System Interface (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Transmit Offset Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Time Slot Assigner (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Test Functions (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Pseudo-Random Binary Sequence Generation and Monitor . . . . . . . . 117
Remote Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Payload Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Local Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
Single Channel Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Alarm Simulation (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Single Bit Defect Insertion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
5
Functional Description T1/J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
5.1
Receive Path in T1/J1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
5.1.1
Receive Line Interface (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
5.1.2
Receive Short and Long-Haul Interface (T1/J1) . . . . . . . . . . . . . . . . . 122
5.1.3
Receive Equalization Network (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . 123
5.1.4
Receive Line Attenuation Indication (T1/J1) . . . . . . . . . . . . . . . . . . . . 123
5.1.5
Receive Clock and Data Recovery (T1/J1) . . . . . . . . . . . . . . . . . . . . . 123
5.1.6
Receive Line Coding (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
5.1.7
Receive Line Termination (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
5.1.8
Receive Line Monitoring Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
5.1.9
Loss-of-Signal Detection (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
5.1.10
Receive Jitter Attenuator (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
5.1.11
Jitter Tolerance (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
5.1.12
Output Jitter (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
5.1.13
Framer/Synchronizer (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
5.1.14
Receive Elastic Buffer (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
5.1.15
Receive Signaling Controller (T1/J1) . . . . . . . . . . . . . . . . . . . . . . . . . . 138
5.1.15.1
HDLC or LAPD Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
5.1.15.2
Support of Signaling System #7 . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
5.1.15.3
CAS Bit-Robbing (T1/J1, serial mode) . . . . . . . . . . . . . . . . . . . . . . . 141
5.1.15.4
CAS Bit-Robbing (T1/J1, µP access mode) . . . . . . . . . . . . . . . . . . . 141
5.1.15.5
Bit Oriented Messages in ESF-DL Channel (T1/J1) . . . . . . . . . . . . 141
5.1.15.6
4 kbit/s Data Link Access in F72 Format (T1/J1) . . . . . . . . . . . . . . . 142
User’s Manual
5
Hardware Description
DS1.1, 2003-10-23
Share Link: