M312L2920BG0-A2 データシートの表示（PDF） - Samsung

部品番号

コンポーネント説明

一致するリスト

M312L2920BG0-A2

DDR SDRAM Registered Module

Samsung 

1GB, 2GB Registered DIMM

DDR SDRAM

1GB, 128M x 72 ECC Module (M312L2920BG0) (Populated as 1 bank of x4 DDR SDRAM Module)

Functional Block Diagram

VSS

RCS0

DQS0

DQS1

DQ0

DQ1

DQ2

DQ3

DQS2

DQ8

DQ9

DQ10

DQ11

DQS3

DQS4

DQS5

DQ16

DQ17

DQ18

DQ19

DQ24

DQ25

DQ26

DQ27

DQ32

DQ33

DQ34

DQ35

DQS6

DQ40

DQ41

DQ42

DQ43

DQS7

DQS8

DQ48

DQ49

DQ50

DQ51

DQ56

DQ57

DQ58

DQ59

CB0

CB1

CB2

CB3

DQS CS

DM

I/O 3

I/O 2

D0

I/O 1

I/O 0

DQS CS

DM

I/O 3

I/O 2

D1

I/O 1

I/O 0

DQS CS

DM

I/O 3

I/O 2

D2

I/O 1

I/O 0

DQS CS

DM

I/O 3

I/O 2

D3

I/O 1

I/O 0

DQS CS

DM

I/O 3

I/O 2

D4

I/O 1

I/O 0

DQS CS

DM

I/O 3

I/O 2

D5

I/O 1

I/O 0

DQS CS

DM

I/O 3

I/O 2

D6

I/O 1

I/O 0

DQS CS

DM

I/O 3

I/O 2

D7

I/O 1

I/O 0

DQS CS

DM

I/O 3

I/O 2

D8

I/O 1

I/O 0

DQS9

(DM0)

DQ4

DQ5

DQ6

DQ7

DQS10

(DM1)

DQ12

DQ13

DQ14

DQ15

DQS11

(DM2)

DQ20

DQ21

DQ22

DQ23

DQS12

(DM3)

DQ28

DQ29

DQ30

DQ31

DQS13

(DM4)

DQ36

DQ37

DQ38

DQ39

DQS14

(DM5)

DQ44

DQ45

DQ46

DQ47

DQS15

(DM6)

DQ52

DQ53

DQ54

DQ55

DQS16

(DM7)

DQ60

DQ61

DQ62

DQ63

DQS17

(DM8)

CB4

CB5

CB6

CB7

DQS CS

DM

I/O 3

I/O 2

D9

I/O 1

I/O 0

DQS CS

DM

I/O 3

I/O 2

I/O 1

D10

I/O 0

DQS CS

DM

I/O 3

I/O 2

I/O 1

D11

I/O 0

DQS CS

DM

I/O 3

I/O 2

I/O 1

D12

I/O 0

DQS CS

DM

I/O 3

I/O 2

I/O 1

D13

I/O 0

DQS CS

DM

I/O 3

I/O 2

I/O 1

D14

I/O 0

DQS CS

DM

I/O 3

I/O 2

I/O 1

D15

I/O 0

SCL

WP

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS

D16

DQS

I/O 3

I/O 2

I/O 1

I/O 0

CS

D17

DM

VDDSPD

VDD/VDDQ

DM

VREF

VSS

Serial PD

A0 A1 A2

SA0 SA1 SA2

SDA

SPD

D0 - D17

D0 - D17

D0 - D17

D0 - D17

CS0

BA0-BA1

A0-A12

RAS

CAS

CKE0

WE

RCS0_1

R

RCS0_2

E

G

I

RBA0 - RBA1

RA0 - RA12

S

RRAS

T

RCAS

E

RCKE0A

R

RCKE0B

RWE

PCK

RESET

PCK

BA0 -BA1 : DDR SDRAM DQ0 - D17

A0 -A12 :DDR SDRAM D0 - D17

RAS : DDR SDRAM D0 - D17

CAS : DDR SDRAM DQ0 - D17

CKE : DDR SDRAM D0 - D8

CKE : DDR SDRAM D9 - D17

WE:DDR SDRAM D0 - D17

CK0,CK0

PLL*

* Wire per Clock Loading table/wiring Diagrams

Notes:

1. DQ-to-I/O wiring is shown as recom-

mended but may be changed.

2. DQ/DQS/DM/CKE/S relationships must

be maintained as shown.

3. DQ, DQS, DM resistors: 22 Ohms.

Rev. 1.1 August. 2003

Share Link: