Philips Semiconductors
9-bit latched/registered/pass-thru Futurebus+ transceiver
Product specification
FB2031
LOGIC DIAGRAM
OEB0 46
45
OEB1
OEA 47
A8 14
A7 12
10
8
TTL
6
4
2
52
A1
A0 50
LCAB 18
SEL0 20
SEL1 15
LCBA 16
DQ
E
DQ
Clk
MUX
A⇒ B
MUX
A⇐ B
DQ
E
DQ
Clk
MUX
A⇒ B
QQ DD
E
QD
Clk
MUX
A⇐ B
DQ
E
DQ
Clk
MUX
A⇒ B
QD
E
QD
Clk
MUX
A⇐ B
DQ
E
DQ
Clk
MUX
A⇒ B
QD
E
QD
Clk
MUX
A⇐ B
Decode
In Out
QD
E
QD
Clk
24 B8
26
B7
28
30
32
BTL
34
36
38 B1
40
B0
TMS
TCK
42
44
TDI 22
TDO 21
(JTAG Boundary Scan pins)
LOGIC GND
BUS GND
BIAS V
VCC
BG VCC
BG GND
= 1, 3, 5, 7, 9, 11, 13, 51
= 25, 27, 29, 31, 33, 35, 37, 39, 41
= 48
= 23, 43, 49
= 17
= 19
SG00061
1995 May 25
5